TSVレポート

フリーランスのテクノロジーライター福田昭さんのIRPS2012におけるTSVレポートがUPされています。

　【IRPS 2012レポート】次世代シリコンの3次元実装技術「TSV」

個人的には「2.5D実装」に注目しています。

TSVを用いることでロジックICとメモリを同一パッケージに搭載することが目標とされていますが、
ロジック側のチップにTSVを導入し、3次元的にロジックICとメモリを積層するのは難易度が高いといわれています。

そこでインターポーザ（中間基板）にTSVを用いて、TSVインターポーザ上にロジックICとメモリを並列に搭載することで、同一パッケージにしようとする動き「2.5D実装」があります。

この点は後藤弘茂さんのレポートにもわかりやすく記載されていますね。

　2.5Dソリューションで勢いを増すワイドDRAM技術への流れ

メモリのTSV積層は確立しつつある技術ですので、2.5D実装は比較的早く普及するのでは？と考えています。
あとはコストとの戦いですね。

本日紹介した2つのレポートにも半導体実装の断面画像やイラストが多数記載されています。

これらをみても樹脂基板におけるフィルドビアや、半導体におけるTSVのようなめっき技術が重要であるということが実感できますね。